Tugas 9 Galuh panca wirasa latches, flip flop Dan pewaktu

Latch

Rangkaian pengunci (latch) merupakan rangkaian yang dapat mempertahankan kondisi keluarannya meskipun terjadi perubahan pada kondisi masukan. Pada rangkaian digital, pengunci dapat berupa flip-flop.

Definisi latch

Keluaran latch bergantung pada masukan arusnya dan pada keluaran sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah

Elemen penyimpan (memori) yang beroperasi dengan level-level sinyal (High dan Low) disebut sebagai latch. Baik latch maupun flip-flop saling berkaitan karena rangkaian dasar dari flip-flop tersusun dari latch. Meskipun latch bermanfaat dalam menyimpan informasi biner juga dalam mendesain rangkaian berurut tak sinkron (asynchronus sequential circuits) tapi latch tidak praktis jika dijadikan sebagai elemen penyimpan pada rangkaian berurut (sequential circuit). Ada dua jenis latch yaitu SR Latcs , D Latch atau D flip flop.

SR Latch

SR latch adalah sirkuit sederhana yang terdiri atas dua buah NOR gate. Sirkuit ini membutuhkan dua input, yaitu S (Set) dan R (Reset). SR latchmenghasilkan dua output, yaitu Q dan Q’.

Bila nilai S adalah 0 dan R adalah 1, maka nilai Q adalah 0. Hal ini karena R adalah 1 dan NOR gate akan selalu menghasilkan 0 bila salah satu input bernilai 1. Sebaliknya, nilai Q’ adalah 1. Bila nilai S adalah 1 dan R adalah 0, maka keluaran Q’ selalu 0 sehingga Q bernilai 1.

Bila S bernilai 0 dan R bernilai 0, maka output dari Q dan Q’ akan bergantung pada nilai saat ini:

Nilai Q adalah 1 dan Q’ adalah 0. Lalu, SR latch mendapat input S berupa 0 dan R berupa 0, maka nilai Q menjadi 1 dan nilai Q’ menjadi 0.
Nilai Q adalah 0 dan Q’ adalah 1. Lalu, SR latch mendapat input S berupa 0 dan R berupa 0, maka nilai Q menjadi 0 dan nilai Q’ menjadi 1.

Hal ini menunjukkan bahwa:

Bila Set (S) bernilai 1 dan Reset (R) bernilai 0, maka nilai Q akan menjadi 0.
Bila Set (S) bernilai 0 dan Reset (R) bernilai 1, maka nilai Q akan menjadi 1.
Bila Set (S) bernilai 0 dan Reset (R) bernilai 0, maka nilai Q akan selalu sama seperti nilai sebelumnya.

Dengan demikian, sebuah SR latch dapat dipakai untuk menyimpan nilai sebuah bit. Untuk mengatur nilai bit, seseorang perlu memberikan SR = 10 atau SR = 01. Untuk mempertahankan nilai bit tersebut, nilai S tetap 0 dan nilai R tetap 0, maka bit Q akan selalu memiliki nilai yang sama selama listrik masih mengalir. Ini adalah konsep dasar dari sebuah sel 1-bit dalam memori RAM.

D Flip flop atau data flip flop

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalam penyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flop menjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.



Pada gambar tersebut input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock.



Data flip-flop yang dilengkapi dengan masukan enable/clock. Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop. Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalah sebagai berikut. 

Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. 

Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit.

Definisi D flip flop

D flip-flop atau Data flip flop adalah jenis flip Flop yang hanya memiliki satu input data yaitu 'D' dan satu input pulsa clock dengan dua output Q dan Q bar. Flip Flop ini disebut juga flip flop tunda karena ketika data masukan dimasukkan ke dalam flip-flop d, keluaran mengikuti penundaan data masukan sebesar satu pulsa clock.


Pilihan ganda

1. Rangkaian Flip-Flop yang mempunyai dua jalan keluar Q dan Ǭ adalah…
A. CRS-FF
(B.) RS-FF
C. T-FF
D. JK-FF

2. Pada D Flip-Flop, apabila input D dan pulsa clock = 1, maka output Q adalah…
A. 11
(B.) 1
C. 3
D. 0

3. RS Flip-Flop dapat dibuat dari kombinasi gerbang…
A. AND dan OR
(B.) NOT dan AND
C. NAND dan OR
D. NAND dan OR

4. Fungsi rangkaian Flip-Flop yang utama adalah…
A. Untuk rangkaian left register
(B.) Sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpanan 1 bit
C. Menyambung satu sama lain
D. Rangkaian arus utama

5. JK flip-flop terdiri dari 2 buah flip-flop, yaitu…
A. Reset dan Set
B. Q dan Ǭ
(C.) Master FF dan Slave FF
D.Clear dan Clock

6. Flip-Flop yang hanya terdiri sebuah input,yaitu D yang sepasang output nilainya berlawanan,yaitu Q dan Q adalah…
A. RS-FF
B. JK-FF
(C.) D-FF
D. T-FF

7. Berikut ini yang bukan merupakan jenis-jenis Flip-Flop adalah...
A. JK Flip-Flop
B. D Flip-Flop
C. CRS Flip-Flop
(D.) CT Flip-Flop

8. Untuk merancang register dapat digunakan flip-flop jenis berikut,kecuali…
A. RS-FF
(B.) T-FF
C. JK-FF
D. D-FF

9. Rangkaian Flip-Flop mempunyai sifat…
A. Metrik karena bentuknya unik
B. Tetap menyala karena dialiri listrik
(C.) Semua jawaban benar
D. Sekuensial karena system kerjanya diatur dengan clock atau pulsa

10. Rangkaian flip-flop yang mempunyai 2 output dan memiliki 2 input yaitu R adalah…
A. D Flip-Flop
(B.) SR Flip-Flop
C. T Flip-Flop
D. JK Flip-Flop




Komentar

Postingan populer dari blog ini

Tugas 6 Galuh panca Teorema de Morgan

Tugas 10 galuh panca rangkaian register